Percobaan 2 Kondisi 16
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan
ketentuan input B0=0, B1=0, B2=don’t care
2. Gambar Rangkaian Simulasi [kembali]
Percobaan 2 Kondisi 16
Output
Pada percobaan 2 kondisi 16 kita memakai T flip-flop.
Pada percobaan kita memakai kondisi dimana B0=0, B1=0 dan B2= don't care
Jadi disini T flip flop sendiri merupakan rangkaian JK yang dimodifikasi dimana inputan JK di gabung menjadi 1, sehingga memiliki nilai yang sama. pertama tama untuk menganalisi output an dari input kita harus melihat inputan pada kaki SR, karena RS FlipFlop merupakan rangkaian dasar nya yang dimodifikasi menjadi T flipflop sehingga harus di cek apakah ini merupakan rangkaian asinkronous atau bukan,disini inoutan RS harus aktif low, karena B1 dan B2 bernilai 0 maka RS aktif, Sehingga JK diabaikan, mari kita lihat inputan RS nya,karena RS nya sama bernilai 1 maka ini sesuai tabel kebenaran merupakan kondisi terlarang sehingga untuk output tertulis 1 dan 1,kondisi ini tidak diperbolehkan,untuk clock merupakan aktif Low dimana sinyal akan berubah ketika fall time.
5. Link Download [kembali]
- Rangkaian Simulasi Proteus : Klik Disini...
- File HTML : Klik Disini...Video Rangkaian : Klik Disini...
- Data sheet 74LS112 : Klik Disini...
- Data sheet SWITCH : Klik Disini...
Tidak ada komentar:
Posting Komentar