Laporan Akhir Percobaan 1 M4
1. Jurnal [kembali]
Alat pada Percobaan
a.. Jumper
Gambar 1. Jumper
b.Panel DL 2203D
c.Panel DL 2203C
d.Panel DL 2203S
Gambar 2. Modul De Lorenzo
Bahan (proteus)
a. IC 7408 (JK filp flop)
Gambar 3. IC 74LS112
b. Power DC
Gambar 6. Power DC
c. Switch (SW-SPDT)
Gambar 7. Switch
d. Logicprobe atau LED
Gambar 8. Logic Probe
e. Gerbang AND
4. Prinsip kerja [kembali]
Prinsip kerja dari rangkaian pada percobaan 1 sebagai berikut.
Pada rangkaian dapat kita lihat bahwa ada 4 JK flipflop dimana masing masing JK flip flop berfungsi sebagai pengolah logika dimana 1 JK dlipflop merupakan perwakilan dari 1 bit outpiutannya. Pada Rangkaiana percobaan kita memakai B3-B6 sebagai inputan untuk J pada flip-flop. Untuk rangkaian Clock dihubungkan sebagai pemberian kondisi dan menentukan apakah rangkaiana ini Paralel ataupun Seri. Untuk Kaki R diparalelkan dan disatukan inputnya yaitu B0. inputan kaki K di ambil dari Q bar dari JK flipflop sebelumnya dann untuk output Q dijadikan output dan dihubungkan ke LED pada modul yang dipakai yaitu H4-H7.
Pada rangkaian ini kita diberikan kondisi yang berbeda nantinya kondisi ini akan menentukan jenis Shift Register yang digunakan. Ada 4 jenis Shift Register yang di tentukan, Yaitu SISO,SIPO, PISO, PIPO.
Selanjutnya hasil dari pengolahan data dan outputannya akan menunjukan jenis mana registernya. Dapat dilihat pada Jurnal pratikum bahwa untuk kondisi pertama merupakan Jenis SISO register. Kondisi kedua pada jurnal menunjukkan bahwa ini merupakan SIPO regster. Percobaan 3 menunnjukkan bahwa kondisi ini merupakan PISO register dan terakhir kondisi ke empat merupakan PIPO register.jadi terbukti bahwa rangkaian ini dapat menunjjukan bahwa kondisi yang diberikan menunnjukkan jenis Shift Register apa yang Dipakai.
1. Analisa percobaan 1 output yang dihasilkan tiap-tiap kondisi
Jawab:
a) Kondisi satu dari kondisi yang diberikan B1 sebagai inputan data merupakan SISO (Serial in Serial out). Pada Rangkaian B3-B6 dalam kondisi 0 yang dihubungkan ke inputan JK Flip Flop. Sedangken B1 dapat diabaikan dan dijadikin. Inputan data masukan. Bo diberi logika 1 maka JK FlipFlop dalam keadaan set dan keluarannya akan berlogiku 1, dari percobaan B1 merupakan inputan untuk kaki J yang mana akan berkelanjutan, outputannya digunakan sebagai inputan untuk kaki J Flip plop berikutnya. Saat diberi inputen maka data akan masuk satu persatu saat itu juga data akan bergeser secara otomatis dari kanan ke kiri menunjukkan itu adalah SISO Register
b) kondisi kedua dari kondisi yang diberikan B1 sebagai inputan data dapat dilihat ini merupaton SIPO (serial in peralel out). Pada rangkaran yang sangat berperan disini adalah B2 dimena B2 merupakan Inputan clock sebelum gerbang AND jadi saat B2 dari kondisi 1 maka clock akan berubah ubah dari 1 ke 0 don 0 ke 1. Saat kondisi 1 maka data akan masuk satu persatu (data dari B1) kemudian saat diturunkan B2 nya maka output dari gerbong AND akan selalu Berlogika 0. Sehingga data terhenti dan tidak bergerak, menandakan outputannya keluar secara paralel sehingga untuk kondisi ini adalah SIPO dimana data musuk satu persatu dan keluar secara serentak.
c) kondisi tiga dari data yang diberikan oleh B3-B6. inputan JK Flip Flop yaitu J deberi logika 1 sehingga aktif, begitu pula gerbang AND mengeluarkan output Clock yang bergantian 0 ke 1 dan 1 ke 0. B3-B6 terhubung ke kaki set Sebagai inputan Data. Masing masing inputan Set tiap JK Flipflop terpisah maka data yang masuk secara serentak , denga adanya clock yang aktır maka data yang masuk tadi akan keluar / bergeser satu persatu sehingga untuk kondisi ini merupakan PISO Register (Paralel in Serial Out) / masuk secara serentak keluar satu persatu.
d) Kondisi empat merupakan PIPO register (Paralel in Paralel out Dimana B0 dan B2 Berlogika 0 sehingga clock dan inputan J tidak aktif. Jadi tidak adanya perubahan clock data yang masuk dari B3-B6 merupakan inputan data (inputan dari SET) masing musing JK FlipFlop, dari kondisi ini dapat disimpulkanm data yang masuk secara serentak dan keluarnya juga Serentak sehingga dinamakan PIPO Register.
2. lika Gerbang AND dihapus , sumber clock dihubunaken langsung ke Flip flop, bandingkan output yang didapat.
Jawab: output yang dihasilkan akan sulit ditentukan apakah Paralel ataupun serial. hal ini dikarenakan untuk clock Selalu aktif untuk inputan JK. guna Gerbang AND Sendiri sangat berpengaruh untuk melihat outputannya. dimana jika clok berlogika 0 dari gerbang AND maka data akan keluar secara paralel, namun nilai clock dari output Gerbang AND aktif maka data keluar secara Seri.
1. Download HTML : Klik disini..
2. Download Video : Klik disini..
3. Download DataSheet JK flipflop: Klik disini..
4. Download Datasheet Switch SPDT :Klik disini..
5. Download Datasheet AND :Klik disini..
6. Download Datasheet NOT :Klik disini..
7. Downlaod Rangkaian :Klik disini..
Tidak ada komentar:
Posting Komentar