Laporan Akhir Percobaan 1 M3
1. Jurnal [kembali]
4. Prinsip kerja [kembali]
Prinsip kerja dari rangkaian ini adalah sebagai berikut
Rangkaian ini merupakan sebuah IC yang dirangkai dengan menggunkan JK flipflop yang mana inputan J dan K nya disatukan Sehingga bisa di swbut Juga T flipflop. Dikarenkan T flopflop maka akan terjadi satu kondisi dimana Toggle. Oleh karena itu outputannya akan menjadi berubah ubah sesuai dengan clock. Dari susunan 4 JK flipflop tersebut dihasilkan sebuah Counter Asyncronous. dimana prinsip kerja dari rangkaian ini diawali dari power yang terhubung ke kaki J dan K JK flipflop pertama menghasilkan output toggle dari clock yang masuk dan berubah saat fall time. Selanjutnya Outputannya akan di hubungkan ke inputan Clock JK ke 2 begitu seterusnya.
Selanjutnya perubahan biner akan terjadi secara berututan sesuai dengan tabel jurnal yang di terakan diatas. pertama tama dari JK flipflop pertama menghasilkan 1 dan yg ke 2 masih belum berubah,saat fall time biner kedua menjadi 1 dan yang pertama menjadi 0 lalu 0011, 0100 dan seterusnya secara berurutan. Biner akan naik dari kanan ke kiri,untuk perhitungannya sendiri dimulai dari angka paling kecil yaitu 0 dan seterusnya. jadi outputan yang dihasilkan bergantu pada clock nya.
6. Analisis [kembali]
1. Analisa Percobaan berdasarkan IC yang digunakan!
Jawab:
Pada percobaan 1 ini kita dapat melihat IC yang digunakan adalah IC yang tersusun dari 4 buah JK flip-flop yang digukan secara seri dimana akan menghasilkan outputan berupa 4 bit. Dapat dilihat bahwa dari percobaan yang telah dilakukan bahwa IC ini merupakan Counter Up, yaitu ketika rangkaian counter yang dipakai menghasilkan outputan yang dimulai dari 0000, 0001, 0010 dan seterusnya. Outputan yang dikeluarkan dari hasil percobaan bertambah 1 setiap pergantian clock dari 0-15 (untuk 4 bit). Output akan naik secara Bertahap.
2. Analisa Output percobaan berdasarkan sinyal output JK dlipflop kedua dan ketiga!
Jawab:
Dari percobaan dan prinsi kerja rangkaian yang sudah dibuat kita mengetahui bahwa rankaian ini merupakaan counter asyncronous dimana inputan clock dari flipflop bergantung dari outputan sebelumnya. jadi dari sini dapat kita simpulkan untuk outputan dari JK flipflop kedua akan bergantung dari output JK fliplop pertama dimana akan berrubah pada saat fall time dari sinyal output JK flipflop 1 atau disebut juga Q1, jadi untuk mengaktifkan clock di JK dlipflop 2 kita harus menunggu output JK flipflop 1. Selanjutnya JK flipfllop ketiga juga sama,ia akan berganntung dengan JK dlipdlip ke dua. juga akan berubah Saat kondisi fall time dari JK flipflop ke dua atau disebut juga Q2. untuk JK dlip flop seterusnya memakai prinsip kerja yang sama dengan JK flipflop ke 2 dan ke 3. Jadi sesuai dengan teori bahwa hasil percobaan nya sesuai dengan teori dan simulasi yang sudah dijalankan. oleh karena itu rangkaian ini disebut dengan Asyncronour couter disebabkan perbedaan waktu dari clock yang digunakan dari masing masing flipflopnya.
Tidak ada komentar:
Posting Komentar